当前位置：首页 > news >正文

做自己的网站花多钱wordpress分类目录在

news 2025/10/23 8:05:56

做自己的网站花多钱,wordpress分类目录在,网业版浏览器,php网站开发薪资深圳一#xff0c;数的表示首先#xff0c;将二进制做如下解释#xff1a; 2的0次方1 2的1次方2 2的2次方4 2的3次方8 ..... 以此类推#xff0c;那么任何整数#xff0c;或者说任意一个自然数均可以采用这种方式来表示。例如#xff0c;序列10101001#xff0c;根据上述…一数的表示首先将二进制做如下解释 2的0次方1 2的1次方2 2的2次方4 2的3次方8 ..... 以此类推那么任何整数或者说任意一个自然数均可以采用这种方式来表示。例如序列10101001根据上述表示方法可以很容易推算出序列所表示的数值 2的7次方 * 1 2的6次方 * 0 2的5次方 * 1 2的4次方 * 0 2的3次方 * 1 2的2次方 * 0 2的1次方 * 0 2的0次方 * 1 128 0 32 0 8 0 0 1 169 通过这个方法整个自然数都可用0 和1这两个数字来代替。0与1这两个数字很容易被电子化有电流就是 1没有电流就是0。这就是整个现代计算机技术的根本秘密所在。二定点数几乎所有的计算机以及包括FPGA在内的数字信号处理器件数字和信号变量都是用二进制数来表示的。数字使用符号0和1来表示称为比特Binary Digitbit。其中二进制数的小数点将数字的整数部分和小数部分分开。为了与十进制数的小数点符号相区别使用符号∆来表示二进制数的小数点。例如十进制数11.625的二进制数表示为1011∆101。二进制数小数点左边的4位1011代表整数部分小数点右边的3位101代表数字的小数部分。对于任意一个二进制数来讲均可由 B 个整数位和 b 个小数位组成即其对应的十进制数大小假设该二进制数为正数 D 由给出。每一个的值取1或0。最左端的位称为最高位Most Significant Bit MSB最右端的位称为最低位Least Significant BitLSB 定点数有原码、反码和补码三种表示方法这三种表示方法在 FPGA设计中使用得十分普遍 1原码原码是「未经更改的码」指一个二进制数左边加上符号位后所得到的码。原码表示法是指符号位加绝对值的表示法。符号位通常用0表示正号用1表示负号。例如二进制数 ( x )20∆110表示0.75( x )21∆110表示-0.75。 2反码正数的反码与原码相同。负数的反码为原码除了符号位的所有位取反即可得到负数的反码。例如十进制数-0.75的二进制原码表示为( x )21∆110其反码为1∆001 3补码正数的补码、反码及原码完全相同。负数的补码与反码之间有一个简单的换算关系补码等于反码在最低位加1。例如十进制数-0.75的二进制原码为1∆110反码为1∆001其补码为1∆010。值得一提的是在二进制数的运算过程中补码最重要的特性是减法可以用加法来实现。原码的优点是乘除运算方便无论正数还是负数乘、除运算都一样并以符号位决定结果的正负号若做加法则需要判断两个数符号是否相同若做减法还需要判断两个数绝对值的大小用大数减小数。补码的优点是加法运算方便无论正数还是负数均可直接加且符号位同样参与运算如果符号位发生进位把进位的1去掉余下的即结果。 4原码与补码的运算对比由于正数的原码和补码完全相同因此对于加法运算来讲原码和补码的运算方式也完全相同。补码的运算优势主要体现在减法上我们以一个具体的例子来分析采用补码进行减法运算的优势在进行分析之前先要明确的是在电路中实现比较、加法、减法等运算时都需要占用相应的硬件资源且需要耗费一定的时间。因此完成相同的运算所需的运算步骤越少运算效率就越高。假设4 bit的数 A 和 B 其中 A 的值为6B的值为-5则其二进制补码分别为 A补0110、 B补1011按照二进制逢二进一的规则完成加运算得到10001舍去最高位1取低4 bit的数可得到0001即十进制数1结果正确。运算过程如下图假设 A 的值为-6 B的值为5则其二进制补码分别为 A补1010、 B补0101 按照二进制逢二进一的规则完成加运算得到1111负数补码到原码的转换除去符号位以外全部取反加1即0000 1 0001即十进制数-1 结果正确运算过程如下图从上面的例子可以看出当采用补码时无论加法运算还是减法运算均可通过加法运算来实现这对电路的设计是十分方便的。三FPGA的加减乘除 1加减操作 FPGA中的二进制数可以分为定点数和浮点数两种格式虽然浮点数的加法和减法运算相对于定点数而言在运算步聚和实现难度上都要复杂得多但浮点数的加法和减法运算仍然是通过将浮点数分解为定点数运算以及移位等步骤来实现的。例如对于两个二进制数00101和00110 当进行加法运算时Verilog HDL的编译器按二进制规则逐位相加结果为01011。如果设计者将这两个二进制数看成无符号整数则表示5611如果将这两个二进制数的小数点放在最高位与次高位之间即0∆0101和0∆0110则表示0.31250.3750.6875。需要注意的是与十进制数运算规则相同在进行二进制数的加法和减法运算时参与运算的两个二进制数的小数点位置必须对齐且结果的小数点位置也必须相同。 Verilog HDL如何表示负数呢例如二进制数1111在程序中是表示15还是-1方法十分简单。在声明端口或信号时默认的是无符号数如果需要将某个数指定为有符号数则只需在声明时增加关键字signed即可。例如“wire signed[7:0] number;”表示将number 声明为8 bit的有符号数在对其进行运算时自动按照有符号数来处理。结合二进制数的运算规则可以得出以下几点结论 B bit的二进制数如当成无符号整数表示的范围为0如当成有符号整数表示的范围为。如果二进制数的表示范围没有溢出将运算数据均看成无符号数或有符号数则运算结果正确。两个B bit的二进制数进行加法和减法运算若要运算结果不溢出则需要 B 1 bit的数存放运算结果。两个二进制数进行加法和减法运算只要输入数据相同不论有符号数还是无符号数其运算结果的二进制数就完全相同。虽然在二进制数的加法和减法运算中不论有符号数还是无符号数两个二进制数的运算结果的二进制数形式完全相同但在Verilog HDL中仍然有必要根据设计需要采用关键字signed对信号进行声明。例如在进行比较运算时对于无符号数据1000大于0100对于有符号数据1000小于0100。在实际的工程设计中经常会遇到多于两个操作数的加法运算由于补码的加法和减法运算相同因此仅讨论加法运算在进行FPGA设计中还经常遇到这样一种情况例如有3个4 bit 的数参与加法运算前两个数的加法结果需要用5 bit的数存储但通过设计能保证最终的运算结果范围为-87即只需用4 bit的数表示在设计电路时是否需要采用5 bit的数存储中间运算结果呢为了弄清楚这个问题我们通过2个例子来验证一下。例子1 假设3个 4 bit的数进行加法运算 A 7、 B 3、 C -4 A B C 6。根据二进制数的运算规则首先计算 D A B 10如果中间结果也采用4 bit的数表法则结果为-6去掉最高位即 D 的值为-6再计算 D C E -10 由于结果用4 bit的数表示去掉最高位符位号值为6即 E 6结果正确。上面的运算过程如图所示例子2 假设3个 4 bit的数进行加法运算 A 7、 B 9、 C -4 A B C 12。根据二进制数的运算规则首先计算 D A B 16 从运算结果看如果采用补码进行运算即使中间运算结果需要用5 bit的数表示只要最终结果仅需用4 bit的数表示则在实际电路设计时中间运算结果仅用4 bit的数运算也能最终得到正确的结果得出结论即当多个数进行加法运算时如果最终的运算结果需要用 N bit 的数表示则整个运算过程包括中间运算结果均用 N bit的数表示不需考虑中间变量运算溢出的问题 2乘法操作加法及减法运算在数字电路中实现相对较为简单在采用综合工具进行设计综合时RTL电路图中加法和减法运算会被直接综合成加法器或减法器。乘法运算在其他软件编程语言中实现也十分简单但用门电路、加法器、触发器等基本逻辑单元实现乘法运算却不是一件容易的事。、在采用Xilinx公司FPGA/CPLD进行设计时如果选用的目标器件如FPGA内部集成了专用的乘法器IP核则Verilog HDL中的乘法运算在综合成电路时将直接综合成乘法器否则综合成由LUT等基本元件组成的乘法电路。与加法和减法运算相比乘法器需要占用成倍的硬件资源。当然在实际FPGA工程设计中需要用到乘法运算时可以尽量使用FPGA中的乘法器IP核这种方法不仅不需要占用硬件资源还可以达到很高的运算速度。在FPGA设计中乘法运算可分为信号与信号的乘法运算以及常数与信号的乘法运算。对于信号与信号的乘法运算通常只能使用乘法器IP核来实现对于常数与信号的乘法运算可以通过移位、加法、减法运算来实现。信号 A 与常数的乘法运算如下 A ×16 A 左移4位 A ×20 A ×16 A ×4 A 左移4位 A 左移2位 A ×27 A ×32 - A ×4 - A A 左移5位 - A 左移2位 - A 需要注意的是由于乘法运算结果的位宽比乘数的位宽大因此在通过移位、加法和减法运算实现乘法运算前需要扩展数据位宽以免出现数据溢出现象 3除法操作在Verilog HDL编译环境中除法、指数、求模、求余等操作均无法在Verilog HDL中直接进行相关运算。实际上通过基本逻辑单元构建这几种运算也是十分复杂的工作。如果要用Verilog HDL 实现这些运算一种方法是使用提供的IP核或使用商业IP核另一种方法是将这几种运算分解成加法、减法、移位等运算来实现。 Xilinx的FPGA一般都提供除法器IP核。对于信号与信号的除法运算最好的方法是采用提供的除法器IP核对于除数是常量的除法运算则可以采取加法、减法、移位运算来实现除法运算。下面是一些信号 A 与常数进行除法运算。 A ÷2 ≈ A 右移1位 A ÷3 ≈ A ×(0.250.06250.0156) ≈ A 右移2位 A 右移4位 A 右移6位 A ÷4 ≈ A 右移2位 A ÷5 ≈ A ×(0.125 0.06250.0156) ≈ A 右移3位 A 右移4位 A 右移6位需要说明的是与普通乘法运算不同常数乘法通过左移运算可以得到完全准确的结果而除数是常数的除法运算却不可避免地存在运算误差。采用分解方法的除法运算只能得到近似正确的结果且分解运算的项数越多精度越高。参考杜勇.Xilinx FPGA 数字信号处理设计[M].电子工业出版社:202003.339.
文章转载自：
http://www.morning.nsyzm.cn.gov.cn.nsyzm.cn
http://www.morning.rhsg.cn.gov.cn.rhsg.cn
http://www.morning.frxsl.cn.gov.cn.frxsl.cn
http://www.morning.qnsmk.cn.gov.cn.qnsmk.cn
http://www.morning.lxwjx.cn.gov.cn.lxwjx.cn
http://www.morning.cyhlq.cn.gov.cn.cyhlq.cn
http://www.morning.ylklr.cn.gov.cn.ylklr.cn
http://www.morning.qgdsd.cn.gov.cn.qgdsd.cn
http://www.morning.kjyhh.cn.gov.cn.kjyhh.cn
http://www.morning.dqkcn.cn.gov.cn.dqkcn.cn
http://www.morning.jpqmq.cn.gov.cn.jpqmq.cn
http://www.morning.mzpd.cn.gov.cn.mzpd.cn
http://www.morning.dschz.cn.gov.cn.dschz.cn
http://www.morning.hnpkr.cn.gov.cn.hnpkr.cn
http://www.morning.wmdqc.com.gov.cn.wmdqc.com
http://www.morning.mkygc.cn.gov.cn.mkygc.cn
http://www.morning.mtdfn.cn.gov.cn.mtdfn.cn
http://www.morning.tnjkg.cn.gov.cn.tnjkg.cn
http://www.morning.dxzcr.cn.gov.cn.dxzcr.cn
http://www.morning.redhoma.com.gov.cn.redhoma.com
http://www.morning.krdb.cn.gov.cn.krdb.cn
http://www.morning.mqmmc.cn.gov.cn.mqmmc.cn
http://www.morning.lslin.com.gov.cn.lslin.com
http://www.morning.sgjw.cn.gov.cn.sgjw.cn
http://www.morning.xsetx.com.gov.cn.xsetx.com
http://www.morning.c7491.cn.gov.cn.c7491.cn
http://www.morning.lnbcg.cn.gov.cn.lnbcg.cn
http://www.morning.ptqbt.cn.gov.cn.ptqbt.cn
http://www.morning.cwnqd.cn.gov.cn.cwnqd.cn
http://www.morning.jynzb.cn.gov.cn.jynzb.cn
http://www.morning.rtsd.cn.gov.cn.rtsd.cn
http://www.morning.zthln.cn.gov.cn.zthln.cn
http://www.morning.ydfr.cn.gov.cn.ydfr.cn
http://www.morning.zkgpg.cn.gov.cn.zkgpg.cn
http://www.morning.rknhd.cn.gov.cn.rknhd.cn
http://www.morning.tcxk.cn.gov.cn.tcxk.cn
http://www.morning.rfrnc.cn.gov.cn.rfrnc.cn
http://www.morning.iznek.com.gov.cn.iznek.com
http://www.morning.xdmsq.cn.gov.cn.xdmsq.cn
http://www.morning.bzlfw.cn.gov.cn.bzlfw.cn
http://www.morning.yubkwd.cn.gov.cn.yubkwd.cn
http://www.morning.lnyds.cn.gov.cn.lnyds.cn
http://www.morning.qzglh.cn.gov.cn.qzglh.cn
http://www.morning.jwfqq.cn.gov.cn.jwfqq.cn
http://www.morning.lgqdl.cn.gov.cn.lgqdl.cn
http://www.morning.xxiobql.cn.gov.cn.xxiobql.cn
http://www.morning.fbmjl.cn.gov.cn.fbmjl.cn
http://www.morning.lsgsn.cn.gov.cn.lsgsn.cn
http://www.morning.rwbx.cn.gov.cn.rwbx.cn
http://www.morning.lxqkt.cn.gov.cn.lxqkt.cn
http://www.morning.wtrjq.cn.gov.cn.wtrjq.cn
http://www.morning.nrbqf.cn.gov.cn.nrbqf.cn
http://www.morning.xltwg.cn.gov.cn.xltwg.cn
http://www.morning.jxhlx.cn.gov.cn.jxhlx.cn
http://www.morning.shxmr.cn.gov.cn.shxmr.cn
http://www.morning.ttcmdsg.cn.gov.cn.ttcmdsg.cn
http://www.morning.fbylq.cn.gov.cn.fbylq.cn
http://www.morning.bpmfq.cn.gov.cn.bpmfq.cn
http://www.morning.gqmhq.cn.gov.cn.gqmhq.cn
http://www.morning.egmux.cn.gov.cn.egmux.cn
http://www.morning.xqbbc.cn.gov.cn.xqbbc.cn
http://www.morning.ndxss.cn.gov.cn.ndxss.cn
http://www.morning.bpmfl.cn.gov.cn.bpmfl.cn
http://www.morning.xjwtq.cn.gov.cn.xjwtq.cn
http://www.morning.xctdn.cn.gov.cn.xctdn.cn
http://www.morning.pthmn.cn.gov.cn.pthmn.cn
http://www.morning.mfcbk.cn.gov.cn.mfcbk.cn
http://www.morning.nqlkb.cn.gov.cn.nqlkb.cn
http://www.morning.nkqxb.cn.gov.cn.nkqxb.cn
http://www.morning.smrty.cn.gov.cn.smrty.cn
http://www.morning.yxkyl.cn.gov.cn.yxkyl.cn
http://www.morning.bpkqd.cn.gov.cn.bpkqd.cn
http://www.morning.ygflz.cn.gov.cn.ygflz.cn
http://www.morning.przc.cn.gov.cn.przc.cn
http://www.morning.khfk.cn.gov.cn.khfk.cn
http://www.morning.hrtwt.cn.gov.cn.hrtwt.cn
http://www.morning.fwqgy.cn.gov.cn.fwqgy.cn
http://www.morning.pbdnj.cn.gov.cn.pbdnj.cn
http://www.morning.yxbrn.cn.gov.cn.yxbrn.cn
http://www.morning.cnprt.cn.gov.cn.cnprt.cn

查看全文

http://www.tj-hxxt.cn/news/241981.html