c#网站开发网易云课堂百度云下载,天津关键词优化网站,网站开发 大学专业,数字展馆目录 1、前言2、相关方案推荐本博主所有FPGA工程项目--汇总目录我这里已有的 MIPI 编解码方案 3、本 MIPI CSI-RX IP 介绍4、个人 FPGA高端图像处理开发板简介5、详细设计方案设计原理框图IMX390 及其配置MIPI CSI RX图像 ISP 处理图像缓存HDMI输出工程源码架构 6、工程源码… 目录 1、前言2、相关方案推荐本博主所有FPGA工程项目--汇总目录我这里已有的 MIPI 编解码方案 3、本 MIPI CSI-RX IP 介绍4、个人 FPGA高端图像处理开发板简介5、详细设计方案设计原理框图IMX390 及其配置MIPI CSI RX图像 ISP 处理图像缓存HDMI输出工程源码架构 6、工程源码1详解--IMX390 解码FDMA图像缓存HDMI输出7、工程源码2详解--IMX390 解码VDMA图像缓存HDMI输出8、工程移植说明vivado版本不一致处理FPGA型号不一致处理其他注意事项 9、上板调试验证准备工作视频输出演示 10、福利工程代码的获取 FPGA高端项目解码索尼IMX390 MIPI相机转HDMI输出提供FPGA开发板2套工程源码技术支持 1、前言
FPGA图像采集领域目前协议最复杂、技术难度最高之一的应该就是MIPI协议了MIPI解码难度之高令无数英雄竞折腰以至于Xilinx官方不得不推出专用的IP核供开发者使用不然太高端的操作直接吓退一大批FPGA开发者就没人玩儿了。本设计基于Xilinx的Kintex7-325T中端FPGA开发板采集IMX390 MIPI摄像头的4 Lane MIPI视频IMX390 摄像头配置为 MIPI4 Lane RAW12模式输出有效分辨率为1920x108060HzIMX390 MIPI摄像头引脚经过权电阻方案分出LP电路后接入FPGA的HS BANK的LVDS差分IO采用自定义的MIPI CSI RX解码IP实现MIPI的D_PHYCSI_RX功能输出AXI4-Stream格式的RAW12格式视频该IP由本博免费提供至此MIPI视频解码工作完成但此时的视频还是原始的RAW12格式远远达不到输出显示要求所以还需进行图像处理操作也就是图像ISP操作本博提供及其完整的图像ISP具体流程包括Bayer转RGB888、自动白平衡、色彩校正、伽马校正、RGB888转YCrCb444、图像增强、YCrCb444转RGB888、AE自动曝光等一系列操作经过ISP处理后的图像颜色饱满、画质清晰输出RGB888格式的视频然后再使用本博常用的FDMA的图像缓存架构或者Xilinx官方的VDMA图像缓存架构将视频缓存到板载的DDR3中然后在VGA时序的控制下将缓存视频从DDR3中读出再使用本博常用的HDMI输出模块将图像输出到显示器显示即可针对目前市面上主流的索尼IMX系列相机本方案一共移植了2套工程源码详情如下 这里说明一下提供的2套工程源码的作用和价值如下 工程源码1Xilinx Kintex7-325T FPGA 解码索尼的 IMX390 MIPI相机IMX390 被配置为 4 Lane RAW12 1080P分辨率经FPGA解码、ISP图像处理、图像缓存、FDMA图像缓存自研、VGA时序同步、HDMI视频输出等操作后通过板载的HDMI接口输出显示器本工程的相机接在配套FPGA开发板的P4接口
工程源码1Xilinx Kintex7-325T FPGA 解码索尼的 IMX390 MIPI相机IMX390 被配置为 4 Lane RAW12 1080P分辨率经FPGA解码、ISP图像处理、图像缓存、VDMA图像缓存Xilinx官方IP、VGA时序同步、HDMI视频输出等操作后通过板载的HDMI接口输出显示器本工程的相机接在配套FPGA开发板的P4接口
IMX390 -MIPI相机在FPGA开发板P4口的连接方式如下图
2、相关方案推荐
本博主所有FPGA工程项目–汇总目录
其实一直有朋友反馈说我的博客文章太多了乱花渐欲迷人自己看得一头雾水不方便快速定位找到自己想要的项目所以写了一篇汇总目录的博文并置顶列出我目前已有的所有项目并给出总目录每个项目的文章链接当然本博文实时更新。。。博客链接如下 点击直接前往
我这里已有的 MIPI 编解码方案
我这里目前已有丰富的基于FPGA的MIPI编解码方案主要是MIPI解码的既有纯vhdl实现的MIPI解码也有调用Xilinx官方IP实现的MIPI解码既有2line的MIPI解码也有4line的MIPI解码既有4K分辨率的MIPI解码也有小到720P分辨率的MIPI解码既有基于Xilinx平台FPGA的MIPI解码也有基于Altera平台FPGA的MIPI解码还有基于Lattice平台FPGA的MIPI解码后续还将继续推出更过国产FPGA的MIPI解码方案毕竟目前国产化方案才是未来主流后续也将推出更多MIPI编码的DSI方案努力将FPGA的MIPI编解码方案做成白菜价。。。 基于此我专门建了一个MIPI编解码的专栏并将MIPI编解码的博客都放到了专栏里整理对FPGA编解码MIPI有项目需求或学习兴趣的兄弟可以去我的专栏看看专栏地址如下 点击直接前往专栏
3、本 MIPI CSI-RX IP 介绍
本设计采用本博自研的MIPI CSI RX解码IP实现MIPI的D_PHYCSI_RX功能输出AXI4-Stream格式的RAW12颜色视频该IP由本博免费提供该IP目前只适用于Xilinx A7及其以上系列器件支持的 4 lane RAW12图像输入分辨率最高支持4K 30帧IP UI配置界面如下 该自定义IP只提供网表不提供源码但用户依然可以自由使用和使用Xilixn官方的 MIPI CSI-2 RX Subsystem一样没有本质区别因为MIPI CSI-2 RX Subsystem也是看不到源码的MIPI CSI-RX IP资源消耗如下
4、个人 FPGA高端图像处理开发板简介
本博客提供的工程源码需配合本博提供的FPGA高端图像处理开发板才能使用亦或者读者自己拿去移植但本博推荐使用本博客提供的工程源码需配合本博提供的FPGA高端图像处理开发板该开发板截图如下 此开发板专为高端FPGA图像处理设计适合公司项目研发、研究所项目预研、高校项目开发、个人学习进步等场景需求本博之前专门写过一篇博文详细介绍了该开发板的情况感兴趣的请移步那篇博文博客地址如下 点击直接前往
5、详细设计方案
设计原理框图
工程源码1-FDMA缓存版本的设计原理框图如下 工程源码2-VDMA缓存版本的设计原理框图如下
IMX390 及其配置
本设计使用本博提供的专用SONY公司的 IMX390 MIPI相机该相机输出分辨率达到了1920x1080采用焦距可调的镜头清晰度极高适用于高端项目开发相机截图如下 IMX390 MIPI相机需要 i2c配置才能正确使用本设计调用本博自定义的i2c主机IP实现对IMX390 的配置该IP挂载与AXI-Lite总线上通过MicroBlaze软核运行的C语言代码实现配置此外本博还设计了自动曝光程序实时读取IMX390 RAW12像素通过写IMX390 对应寄存器的方式实现实时的自动曝光算法使得IMX390 在暗黑的环境下也能输出明亮的图像
本博提供的FPGA开发板有两个MIPI CSI-RX接口分别位于P3、P4接口因此可以接两个MIPI相机其中P4接口的相机采用螺丝固定方式连接适用于FPGA开发板需要移动的项目如小车等P3接口的相机采用FPC软排线方式连接适用于FPGA开发板不需要移动的项目如固定检测等具体连接方式如下图
MIPI CSI RX
本设计采用自定义的MIPI CSI RX解码IP实现MIPI的D_PHYCSI_RX功能输出AXI4-Stream格式的RAW12颜色视频该IP由本博免费提供该IP目前只适用于Xilinx A7及其以上系列器件支持的 4 lane RAW12图像输入分辨率最高支持4K 30帧IP UI配置界面如下 该自定义IP只提供网表不提供源码但用户依然可以自由使用和使用Xilixn官方的 MIPI CSI-2 RX Subsystem一样没有本质区别因为MIPI CSI-2 RX Subsystem也是看不到源码的
图像 ISP 处理
本博提供及其完整的图像ISP具体流程包括Bayer转RGB888、自动白平衡、色彩校正、伽马校正、RGB888转YCrCb444、图像增强、YCrCb444转RGB888、AE自动曝光等一系列操作经过ISP处理后的图像颜色饱满、画质清晰输出YCrCb422格式的视频图像 ISP 处理在工程 Block Design中如图 这些IP均为Xilinx的免费IP有的需要配置才能使用在MicroBlaze软核运行的C语言代码已经提供了配置程序其中AE自动曝光采用SDK C语言AE算法实现FPGA实时读取IMX390 的亮度值然后与AE模型进行比较亮度不足则补光亮度太高则降光通过控制IMX390 内部寄存器实现C代码需要在MicroBlaze软核运行
图像缓存
工程源码1使用本博常用的FDMA图像缓存架构该架构由纯verilog代码搭建并封装为自定义IP其在Block Design中如下 关于FDMA更详细的介绍请参考我之前的博客博文链接如下 点击直接前往
工程源码2使用VDMA图像缓存方案VDMA架构使用Xilinx官方力推的VDMA图像缓存架构实现图像3帧缓存VDMA图像缓存架构由Video In to AXI4-Stream、VDMA、Video Timing Controller、AXI4-Stream To Video Out构成其在Block Design中如下 VDMA需要驱动才能正常工作本工程提供C语言驱动
HDMI输出
HDMI输出架构由VGA时序和HDMI输出模块构成VGA时序负责产生输出的1920x108060Hz的时序并控制FDMA数据读出HDMI输出模块负责将VGA的RGB视频转换为差分的TMDS视频代码架构如下 HDMI输出模块采用verilog代码手写可以用于FPGA的HDMI发送应用关于这个模块请参考我之前的博客博客地址点击直接前往
工程源码架构
本博客提供2套工程源码2套代码的vivado Block Design设计具有相似性以工程1为例Block Design截图如下工程2与之类似 工程1的工程源码截图如下工程2与之类似 2套工程源码需要运行MicroBlaze软核用于配置ISP、VDMA等以工程2为例SDK工程架构如下
6、工程源码1详解–IMX390 解码FDMA图像缓存HDMI输出
开发板FPGA型号Xilinx–Kintex7–xc7k325tffg676-2 开发环境Vivado2019.1 输入IMX390 MIPI相机4 Lane分辨率1920x108060Hz 输出HDMI分辨率1920x108060Hz 图像缓存方案自研的FDMA方案 图像缓存路径DDR3 工程作用此工程目的是让读者掌握FPGA实现IMX390 相机MIPI转HDMI的设计能力以便能够移植和设计自己的项目 工程Block Design和工程代码架构请参考第5章节“工程源码架构“小节内容 工程的资源消耗和功耗如下
7、工程源码2详解–IMX390 解码VDMA图像缓存HDMI输出
开发板FPGA型号Xilinx–Kintex7–xc7k325tffg676-2 开发环境Vivado2019.1 输入IMX390 MIPI相机4 Lane分辨率1920x108060Hz 输出HDMI分辨率1920x108060Hz 图像缓存方案Xilinx官方的VDMA方案 图像缓存路径DDR3 工程作用此工程目的是让读者掌握FPGA实现IMX390 相机MIPI转HDMI的设计能力以便能够移植和设计自己的项目 工程Block Design和工程代码架构请参考第5章节“工程源码架构“小节内容 工程的资源消耗和功耗如下
8、工程移植说明
vivado版本不一致处理
1如果你的vivado版本与本工程vivado版本一致则直接打开工程 2如果你的vivado版本低于本工程vivado版本则需要打开工程后点击文件–另存为但此方法并不保险最保险的方法是将你的vivado版本升级到本工程vivado的版本或者更高版本 3如果你的vivado版本高于本工程vivado版本解决如下 打开工程后会发现IP都被锁住了如下 此时需要升级IP操作如下
FPGA型号不一致处理
如果你的FPGA型号与我的不一致则需要更改FPGA型号操作如下 更改FPGA型号后还需要升级IP升级IP的方法前面已经讲述了
其他注意事项
1由于每个板子的DDR不一定完全一样所以MIG IP需要根据你自己的原理图进行配置甚至可以直接删掉我这里原工程的MIG并重新添加IP重新配置 2根据你自己的原理图修改引脚约束在xdc文件中修改即可 3纯FPGA移植到Zynq需要在工程中添加zynq软核
9、上板调试验证
准备工作
需要准备的器材如下 本博提供的FPGA开发板 本博提供的IMX390 MIPI相机 HDMI显示器 我的开发板了连接如下
视频输出演示
以工程源码1为例输出演示如下工程源码2输出效果与之类似 FPGA解码IMX390-MIPI相机转HDMI输出 10、福利工程代码的获取
福利工程代码的获取 代码太大无法邮箱发送以某度网盘链接方式发送 资料获取方式私或者文章末尾的V名片。 网盘资料如下
