网站推广专业,做网站的费用记哪个科目,中国建设银行网站荆门网点查询,服务器是干什么用的基础
基础知识
STM所有产品线#xff08;列举型号#xff09;#xff1a; STM产品的3内核架构#xff08;列举ARM芯片架构#xff09;#xff1a; STM32的3开发方式#xff1a; STM32的5开发工具和套件#xff1a; 若要在电脑上直接硬件级调试STM32设备#xff0c;则…基础
基础知识
STM所有产品线列举型号 STM产品的3内核架构列举ARM芯片架构 STM32的3开发方式 STM32的5开发工具和套件 若要在电脑上直接硬件级调试STM32设备则需要仿真器。 STM32CubeIDE仅支持ST-LINK仿真器和J-LINK仿真器。STM32F41CEU6与Cortex-M4有何区别 STM32F41CEU6是微控制器MCUCortex-M4是嵌入式处理器Embedded CPU。STM32F41CEU6微控制器的核心组件是Cortex-M4嵌入式处理器。 单片机为什么需要晶振才能正常工作 单片机基于数字电路而数字电路需要节拍的推动才能正常工作。由于晶振元件材料的特殊性在为其通电后会周期性的持续输出变化的电压。这种精确变化的电压信号就可以为各种数字电路提供“心跳”信号。
STM32F41CEU6微控制器MCU
特性
项特性备注CPUARM Cortex-M41. 32 位。2. RISC 架构。3. 最大速度 100MHz。4. 有硬件级的单精度浮点计算单元FPU。5. 有硬件级的数字信号处理器DSP支持 DSP 指令以加速特定任务。RAM128K1. 嵌入式内存Embedded RAM。2. 静态内存Static RAM。3. 有内存保护单元Memory Protection Unit以管理 CPU 对存储器的访问避免因某个任务执行出错而影响其他任务的数据。ROM512K1. 嵌入式存储器Embedded Flash Memory。2. Flash 存储器Flash Memory。3. 非易失性存储器Non-volatile Memory。4. 基于冯诺依曼结构可同时存储程序和数据。存储器加速器ART通过指令预取队列和分支缓存技术减少了高速的 CPU 在计算时需经常等待低速的 Flash 的情况。工作电压1.7V ~ 3.6V支持低电压工作以支持低功耗设计。总线6 条主控总线、5 条被控总线参见STM32F41CEU6 微控制器MCU - 总线。时钟多时钟参见STM32F41CEU6 微控制器MCU - 时钟。
总线
总线分布 功能分布 据上2图可知 6条主控总线分别为 Cortex-M4嵌入式处理器的指令总线I-bus上图中标注的S0。 以使CPU从总线矩阵中取指。Cortex-M4嵌入式处理器的数据总线D-bus上图中标注的S1。 以使CPU立即加载到数据和调试。Cortex-M4嵌入式处理器的系统总线S-bus上图中标注的S2。 以使CPU从内存或外设中取数据。直接内存存取DMA控制器1的DMA控制总线DMA_MEM1上图中标注的S3。 以使DMA控制器直接接管在存储器间、存储器与外设间的数据传输。直接内存存取DMA控制器2的DMA控制总线DMA_MEM2上图中标注的S4。 以使DMA控制器直接接管在存储器间、存储器与外设间的数据传输。直接内存存取DMA控制器2的DMA外设控制总线DMA_P2上图中标注的S5。 以使数据无需经CPU处理而直接在外设与内存间传输。 5条被控总线分别为 Flash存储器的程序指令总线ICODE上图中标注的M0。 因为Flash存储器是同时存储程序与数据的故需要有一条总线专用于程序指令的取指、执行。Flash存储器的数据读写总线DCODE上图中标注的M1。 因为Flash存储器是同时存储程序与数据的故需要有一条总线专用于数据的读写。系统内存总线上图中标注的M2。 用于内存与CPU间、内存与DMA控制器间的数据传输。高级高速总线1AHB1的总线上图中标注的M3。 属于AHB总线的一个分支是高速的外设总线。 可将高速运行的、高数据吞吐量的外围设备与系统互相连接起来以实现互访。高级高速总线 2AHB2的总线上图中标注的M4。 属于AHB总线的一个分支是高速的外设总线。 可将高速运行的、高数据吞吐量的外围设备与系统互相连接起来以实现互访。 4条外设总线。其中 1. AHB1总线与AHB2总线在结构上相对独立。 2. AHB1总线又向下派生出2条总线分别为APB1总线、APB2总线。 3. 除APB1是低速总线外其余3个均为高速总线。
时钟
时钟分布 据上图可知 不同于STC51系列等早期的单片机其晶振只有一个且频率固定。 在STM32系列单片机中晶振若干且频率可调以适应更多场景、满足更多需求上图中标注的红、绿、粉框。时钟的分类 据上图可知系统时钟SYSCLK的时钟信号来源可由以下3个时钟提供 HSI时钟时钟分布图中标注的序号1。HSE时钟时钟分布图中标注的序号2。主PPL时钟Main PLL中的P分支PLLP时钟分布图中标注的序号3。 锁相环时钟PLL的时钟信号来源可由以下2个时钟提供 HSI时钟时钟分布图中标注的序号4。HSE时钟时钟分布图中标注的序号5。 锁相环时钟PLL输出以下2路时钟信号 给主PLLMain PLL输出提供时钟信号时钟分布图中标注的序号6。 主PLLMain PLL又输出2路时钟信号 1. 通过P分支PLLP给系统时钟SYSCLK输出提供信号时钟分布图中标注的序号3。 2. 通过Q分支PLLQ给USB OTG FS/随机数发生器/SDIO输出提供信号时钟分布图中标注的序号8。 给I2S输出提供信号时钟分布图中标注的序号7。 单片机的CPU频率由系统SYSCLK时钟经AHB分频器分频后的HCLK时钟决定。
