网站建设建设哪家好,哈尔滨做网站设计,莱芜在线论坛莱芜话题西关规划图,建设商务网站的方案design compiler中的drc规则详解 DRC是什么#xff1f;DRC分类各个DRC的含义写在最后 DRC是什么#xff1f;
本文讨论的DRC即是Design Rule Constraint,而不是Design Rule Check#xff0c;后者是物理端或者后端的一个关键步骤。
DRC分类
DRC为DC中的一个约束大类#x… design compiler中的drc规则详解 DRC是什么DRC分类各个DRC的含义写在最后 DRC是什么
本文讨论的DRC即是Design Rule Constraint,而不是Design Rule Check后者是物理端或者后端的一个关键步骤。
DRC分类
DRC为DC中的一个约束大类另一类即是我们熟悉的一些优化类的约束例如时钟跑多快面积多大以及功耗如何等。一般来讲Foundry厂提供的库文件会默认一个初始的DRC。DRC主要分类三大类一类为最大XXX约束包括最大电容最大扇出最大过渡时间。一类为cell的退化约束还有一类为最小电容。
各个DRC的含义
最大电容的概念很好理解Design Compiler综合时会遵从一个线网最大电容的上限原则连接到某个wire上的电容总大小不能超过该值。一般情况下我们初版综合脚本不会设置该值原因是其默认值是按照我们的逻辑库和操作条件去抽取的即便不去设置也会存在该默认值当然部分特殊情况下需要手动再去设置一次命令为set_max_capacitance,单位可以用report_units命令去报一下。最大过渡时间也很好理解这个概念是针对wire来讲的即驱动该wire的pin改变逻辑值需要的最长时间。同理逻辑库会默认有一个最大过渡时间当然也可以重设通过set_max_transition这条命令。同理其遵从“最小原则”按照min(逻辑库设置值手动设置值)来进行综合计算。最大扇出大多数库例如tsmcsmicumc等都会有一个默认的最大扇出限制一般情况下不需要手动设置极个别情况下需要去设置一个更保守的最大扇出。cell退化这个概念比较生涩即部分逻辑库会根据输入的pin的transition time的一个函数来计算得到一个最大电容若设置了cell degradation这个值实际综合时dc会尽可能将线网的最大电容负载小于这个值。一般情况下不会使用。最小电容的概念为存在于综合后的cell的最小电容值也就是一个下限值若低于该下限一般情况下dc会通过resize的策略去解决该violation。当然resize本身也是解决时序违例的一种办法。
写在最后
事在人为全力以赴
